[C17] Đề thi tuyển sinh C17

nguyễn đình huân

Cố Vấn CLB
KHOA ĐIỆN – ĐIỆN TỬ
CLB NGHIÊN CỨU KHOA HỌC

Tp. Hồ Chí Minh, ngày 08 tháng 10 năm 2017

ĐỀ THI TUYỂN SINH LỚP C17

Lưu ý: Đề thi tuyển sinh lớp C17 hướng đến đối tượng sinh viên năm nhất, có nội dung gần tương tự với đề thi tuyển sinh khoá trước.

I. MỤC ĐÍCH
- Các bạn Sinh viên học được kĩ năng làm mạch (bao gồm Altium, thiết kế Layout, thi công mạch bằng phương pháp ủi). Đây là mảng kĩ năng cực kì quan trọng để học tập về sau.

- Thực hiện board mạch Main-MSP430 để dùng trong khoá học MSP430 của lớp C17.

- Hiểu sơ lược cách lập trình cơ bản về GPIO của kit MSP430G2553

II. NỘI DUNG
1. Chuẩn bị: Xem trước các Tutorial Clip trên website để nắm các bước thiết kế. Đồng thời, đọc kĩ các tài liệu kèm theo đề thi này.

2. Đề bài: Thiết kế PCB (Printed Circuit Board – Mạch in) cho một mạch phát triển MSP430 đơn giản:

+ Bao gồm các khối chức năng mô tả ở tài liệu 2. (sơ đồ nguyên lý) và 4. (giải thích hoạt động của các khối trong board MSP430G2553).

+ Đáp ứng các yêu cầu về Layout và Thi công mô tả ở mục III. và IV. tài liệu này.

Lưu ý: - Sơ đồ nguyên lý (schematic) được cung cấp dưới dạng dạng pdf, các bạn xem file này và tự vẽ lại sơ đồ nguyên lí bằng Altium.
- Các tài liệu hướng dẫn được cho trong phần phụ lục (download ở cuối đề thi này).


III. YÊU CẦU LAYOUT
Lưu ý: Các yêu cầu sau là yêu cầu tổng quát của đề. Để tạo được board mạch hoàn thiện, các bạn nên xem các đề nghị, khuyến cáo cụ thể nêu trong các phần phụ lục.

1. Sắp xếp linh kiện hợp lý:

- Các linh kiện để ở vị trí hợp lý với chức năng của chúng: header dễ cắm bus, switch dễ gạt, button dễ nhấn, led dễ quan sát, biến trở dễ vặn, các chỗ lấy nguồn vào, nguồn ra được xếp đặt thuận tiện…

- Có thể đặt một hay một số linh kiện thấp trong phạm vi gắn chip MSP430, nhưng cần lưu ý không để linh kiện cấn thành đế (nên mua đế IC20 chân về xem trước).

- Các tụ pi lọc nhiễu cho khối nào phải để gần các chân tương ứng của khối đó. Thạch anh và 2 tụ lọc nhiễu để càng gần chip MSP430 càng tốt.

2. Đi dây đồng gọn, đẹp.

- Cho phép đi jumper nhưng không được đi jumper ngang qua IC, không được để jumper nửa trong nửa ngoài IC (được đặt jumper nằm khuất hẳn trong IC, không lộ dây ra ngoài).

- Cho phép sử dụng chân IC, chân header hình bầu dục/ oval/ chữ nhật để đi dây đồng xuyên qua 2 chân IC, header.

Lưu ý: Các mạch dự thi không đi jump hay không xuyên chân được đánh giá cao hơn.

3. Footprint:

- Linh kiện có cực tính (Tụ hoá và LED): Pad dương phải là hình vuông hoặc chữ nhật, pad âm hình tròn/ oval/ oblong.

- Đối với IC (MSP430 và 7805): pad số 1 phải là hình vuông hoặc chữ nhật, các pad còn lại là hình tròn/ oval/ oblong.

- Các header: Pad số 1 của Header phải là hình vuông hoặc chữ nhật, các pad còn lại là hình tròn/ oval/ oblong.

- Trên mạch có một linh kiện dán là chip nguồn 1117-3.3V. Chip này cần phải được lật xuống dưới board mạch để hàn.

4. Phủ đồng:

Phải thực hiện phủ “mass” cho toàn mạch (tức là phần phủ đồng – Polygon Pour phải nối với GND).

5. Chú thích:

- Phải có chú thích ở lớp Bottom Layer (hoặc lớp Top Overlay) các nội dung sau:

+ TÊN SINH VIÊN DỰ THI (có thể viết tắt, chẳng hạn N.V.AN, hay Ng.Van.An,...)

+ Ngày, tháng, năm thực hiện mạch. Ví dụ: 08/10/2017.

- Nên chú thích thêm các nội dung quan trọng như: JTAG, SPI, I2C, UART, LED, BUTTON, ADC, 5V VDC, 3V3 VDC, … . Kĩ hơn nữa thì nên chú thích từng chân của các chuẩn giao tiếp SPI, I2C, UART, chú thích chân port mở rộng và các cọc nguồn + 5V, 3V3, GND.

- Việc chú thích cẩn thận sẽ giúp các bạn thuận tiện hơn khi sử dụng mạch trong quá trình học lập trình.

Lưu ý: Chữ chú thích ở lớp Bottom Layer phải để MIRROR (nếu không sau khi ủi chữ sẽ bị ngược).

6. Hình dạng linh kiện và chữ trên lớp Top Overlay (lớp màu vàng)

- Phải sắp xếp lại các chữ trên lớp Top Overlay cho gọn gàng, thể hiện 2 nội dung là tên linh kiện và giá trị (nếu có).

- Nếu có kĩ năng ủi khá, bạn có thể in luôn lớp Top Overlay để ủi lên mặt trên (tức lớp Top Layer) của board. Lớp này sẽ thể hiện được hình dạng, tên và giá trị linh kiện.

Lưu ý:

+ Khi in lớp Top Overlay nhớ nói tiệm in MIRROR lại cho mình.

+ Nếu dự định ủi lớp Top Overlay, bạn nên chỉnh kích thước chữ cho lớn hơn 1 chút, sẽ dễ ủi hơn. Ủi cả lớp Top Overlay sẽ làm mạch đẹp, và tiện lợi trong quá trình sử dụng hơn.

7. Kích thước:

- Song song với việc đảm bảo các yêu cầu đã nêu, cần thu gọn kích thước board mạch sao cho càng nhỏ gọn càng tốt.

IV. YÊU CẦU THI CÔNG
Mạch 1 lớp thực hiện bằng phương pháp ủi.

1. Hàn:

- Hàn tất cả linh kiện (trừ IC thay bằng đế IC; không hàn tụ lọc cho thạch anh – vị trí này để dự phòng khi cần hiệu chỉnh).

- Mối hàn tròn, đẹp, bóng, chì ít bị chảy loang.

- Hàn ít hao chì (tức là mối hàn cần vừa đủ chì, không bị dư).

2. Bảo vệ:

Mạch phải được phủ bảo vệ để giữ được độ sáng bóng, không bị oxy hoá. Mạch có thể được bảo vệ bằng dung dịch nhựa thông + xăng thơm hoặc sơn bóng.

Lưu ý: Sau bước ngâm mạch, bạn phải chà lớp mực thật sạch. Nếu còn sót mực, sau khi phủ nhựa thông mực sẽ chảy loang ra, làm board mạch đen và xấu.


V. NỘP BÀI THI – BÀI LAYOUT
Bài thi gồm 2 phần:

+ Bài Layout: Bài Layout (file .PcbDoc) nộp về mail pif.tuyensinhc17@gmail.com trước ngày 16-10-2017. File layout phải được đặt tên như sau: HO_TEN_MSSV.PcbDoc

+ Board hoàn chỉnh: Nộp vào ngày chấm thi, dự kiến 22/10/2017. Các bạn sinh viên mang mạch đã thi công hoàn chỉnh tới địa điểm chấm thi để chấm tại chỗ.

+ Lập trình: Yêu cầu lập trình trước ở nhà một hiệu ứng với các đèn LED, thời gian hiệu ứng chạy tối thiểu 10s, xài hết 8 led. Các bạn có thể tự tìm tòi thêm các phần khác như nút nhấn, timer để thực hiện hiệu ứng, không bắt buộc, bạn nào làm thêm sẽ được cộng điểm phần này.

Lưu ý: File layout đã nộp sẽ được các thành viên PIF kiểm tra, sửa lỗi, các bạn kiểm tra kĩ file layout trước khi tiến hành làm mạch.

VI. TÀI LIỆU HƯỚNG DẪN

Đề thi và phụ lục có thể download tại đây Đề thi C17, các phụ lục bao gồm:

2. Sơ đồ nguyên lý dưới dạng file pdf.

3. Thư viện kí hiệu mẫu dạng file .IntLib bao gồm kí hiệu, đi kèm với footprint tham khảo của các linh kiện trên nguyên lý.

4. Giải thích hoạt động của các khối mạch trong board MSP430G2553.

5. Giới thiệu hình ảnh linh kiện trong board MSP430G2553.

6. BOM (Bill of materials).

7. Một số điểm cần lưu ý khi layout board MSP430G2553.

8. Hướng dẫn các thao tác thi công board MSP430G2553.



Bên cạnh đó, các bạn cần tham khảo các TUT hiện có của PIF để hoàn thiện board mạch:

- Giới thiệu các dụng cụ, linh kiện cơ bản.

- Hướng dẫn thiết kế sơ đồ nguyên lý và mạch in dùng Altium, Layout (rất quan trọng).

- Hướng dẫn kĩ năng làm mạch.

BCN CÂU LẠC BỘ
 

nguyễn đình huân

Cố Vấn CLB
Xin chào các bạn thí sinh C17, để tiện cho các bạn trong việc hoàn thành đề thi, mình sẽ tóm tắt lại ngắn gọn lại nội dung của đề thi lớp C17, cũng là nội dung của mục V trong file 1. Đề thi tuyển sinh C17.
- Nội dung 1 (80% điểm): vẽ schematic, layout và làm mạch. Các bạn được cung cấp file schematic ở định dạng pdf (file 2) và các file thư viện của Altium (file 3), chúng ta sẽ vẽ file schematic và layout bằng Altium, sau đó thực hiện mạch in 1 lớp bằng phương pháp thủ công.
Tiêu chí của mạch đẹp thì cũng nhiều như thi hoa hậu :D:
+ Đầu tiên cần thiết kế Layout đẹp (mạch nhỏ, gọn, sắp xếp linh kiện hợp lý, đường mạch đi ngay ngắn)
+ Cắt miếng board đồng cũng phải đẹp (không cắt dư nhiều quá, cắt thẳng, không bị méo)
+ Ủi đẹp (không bị đứt đường đồng)
+ Khoan đẹp (khoan không chệch lỗ, không làm bay pad, khoan lỗ vừa với chân linh kiện, ví dụ chân linh kiện 0.8mm mà khoan lỗ 1mm thì hàn sẽ xấu)
+ Khó nhất là hàn đẹp :) , mối hàn phải bóng, vừa đủ chì và bao hết chân linh kiện.
+ Hàn xong thì phủ nhựa thông để bảo vệ. Nhựa thông phải phủ làm sao cho sáng màu, không lem nhem, không bị "chảy" thành từng vệt loang lỗ.
Để dễ hình dung thì mời các bạn ngắm vài bo đẹp do các anh chị khóa trước thực hiện :4cool_beauty: tại đây.
- Nội dung 2 (20% điểm): lập trình một đoạn code dựa trên chương trình mẫu để tạo hiệu ứng LED, yêu cầu hiệu ứng dài tối thiểu 10 giây và xài hết 8 LED, các bạn làm sẵn ở nhà. Chương trình mẫu được đính kèm bên dưới, các bạn mở bằng Code Composer Studio của Texas Instruments, sửa code trong file main.c và sử dụng kit MSP430 Launchpad để nạp code.
Lưu ý:
- Các bạn đi thi điền vào form sau nhé: Form đăng kí thi tuyển sinh C17.
- Ngày chấm thi C17 là ngày chủ nhật, 22/10/2017, tại cơ sở 1, lúc 13h30 phòng 308B1. Hẹn gặp lại các bạn vào ngày chấm thi nhé.:1cool_byebye:
 

Attachments

Last edited:
Top